チップレットとは？一枚の大きな半導体チップとの違いを図で考える

※本記事には広告・アフィリエイトリンクが含まれます。

半導体ニュースで「チップレット」という言葉が出てくる。小さなチップを並べる話らしいけれど、従来のCPUやSoCと何が変わるのか、図がないとつかみにくい。

大きな一枚のチップへ機能をまとめる考え方に対し、チップレットでは機能を分けた複数のダイを、パッケージ内で高密度につなぐ設計が使われます。TSMCは複数の機能やサイズのチップを統合する例を紹介しています。用語のイメージと製品ごとの実装を分けて読むと、記事の主語を取り違えにくくなります。

一枚の大きなダイに集める設計と、機能を分ける設計を比べる

モノリシックな設計では、複数の機能を一枚の大きな半導体ダイにまとめます。チップレットの設計では、機能ごとに分けたダイを組み合わせる方式が取られます。TSMCは、アナログや入出力などのブロックを再利用する例を紹介しています。

どちらが常に優れている、と決めつける話ではありません。分割・接続・製造歩留まりなど複数の設計条件を考える必要があります。ニュースで出てきたチップレットが、CPUの機能分割なのか、メモリーと演算部の統合なのか、まず対象を読み取ります。TSMCのチップレット活用例

小さなダイを並べただけでは、一つの製品として動きません。電気信号をやり取りする接続方法や、基板への実装、熱や電力の設計が関わります。TSMCの3DFabricは、2.5D・3Dのパッケージ技術を含む同社の統合ソリューション名です。

SoICもTSMCの具体的な技術です。公式ページは、異なる機能・サイズ・製造世代のダイを統合する内容を説明しています。製品ニュースにSoICやCoWoSと書かれていたら、一般名詞のチップレットと混同せず、どの会社のどのパッケージか確認します。TSMC-SoICの技術説明

複数のダイを使うと帯域、消費電力、サイズなどにメリットがある、と企業資料が説明することがあります。ただし、その数値や効果は技術・設計・比較対象によって変わり、チップレット一般の保証値ではありません。資料に記載された対象製品と条件をたどります。

さらに「発表」「設計採用」「量産開始」は別の段階です。どのプロセス、どのパッケージ、いつ量産かを分けて読むと、技術発表を製品出荷と取り違えにくくなります。基本用語を先に押さえたいときは、前工程と後工程、パッケージをまとめて扱う半導体入門書も役立ちます。半導体技術の入門書を確認する

半導体の仕組みや業界、仕事を調べ、初めての方にも伝わる言葉で解説する編集部です。